



Introduction à la Conception de SoC

Michel Auguin



Laboratoire I3S - Université de Nice Sophia Antipolis, CNRS

1

Plan de l'Exposé



Introduction : Contexte et Besoins

Evolution des Méthodes de conception

Modélisation des applications

Vérification

Compilation

Analyses et Estimations

Architectures adaptées : exemple des NoC

Exploration d'architectures

Plateforme et IP

Exemple : la plateforme TI- OMAP

Conclusion

2

Introduction

Le nombre de SoC produits croît (~30% par an) en fonction des avancées de la technologie et des besoins des applications

Les traitements dans les applications sont de plus en plus complexes. La mobilité renforce les contraintes (coûts, énergie)

GPS
GSM/GPRS/EDGE/UMTS
WLAN
PDA
MP3
MPEG4
Internet (Java)
IHM
Reconnaissance vocale
Jeux

Puissance de Calcul



MIPS/Watt



MIPS/mm²





Mémoire intégrée



3


Evolution des besoins en puissances de traitement intégrées

MIPS Bande de base de récepteurs de type Wireless





4


Compromis Performances/Consommation




Architecture d'un SOC



Flot classique de conception



Approche "Langage" de conception de chaque bloc fonctionnel



Cosimulation C - VHDL
Cosimulation Assembleur (ISS) - VHDL


- Aucune optimisation globale : optimisations par sous-système (dépendant langage)
- Nécessite de décrire précisément les communications et les interfaces
- Les migrations éventuelles entre sous-systèmes ne sont pas aisées

9

Conception verticale suivant chaque langage


Approche traditionnelle :

Décomposition en blocs fonctionnels et conception verticale



10

Vérification par co-simulation



11

Limitations de l'approche "Langage"

Optimisations locales

Vérification en simulation de chaque bloc

Absence de vérification globale hors cosimulation

Difficultés pour déterminer a priori les performances globales

- Temps réel vérifié ?
- Temps d'exécution satisfaisant ?
- Consommation d'énergie maîtrisée ?


Le debugging est délicat

- Localisation des erreurs
- Couverture de test

12

Où les choses se compliquent encore : les communications


Temps de communication sur les fils dépendent de la conception :
 Nombre d'unités connectées sur le bus
 Incertitude sur les temps de propagation dans les fils



Les performances réelles sont connues tardivement

13

Et n'oublions pas la contrainte du Time to Market



Les produits ont une durée de plus en plus faible

Réduire le «time to market»
 Réutilisation pour concevoir d'autres produits (rentabiliser)

14

Comment aborder ce challenge ?

Améliorer le flot de conception

- Méthodes qui opèrent sur des descriptions hétérogènes
- Vérification formelle
- Compilation
- Analyse plus précises : WCET, consommation, ordonnancement
- Architectures adaptées : NoC

Méthodes d'exploration multi-critères : temps/consommation/coûts

Renforcer la réutilisation

- Notion d'IP et de Plate-forme

15

Plan de l'Exposé

Introduction : Contexte et Besoins

Evolution des Méthodes de conception

Modélisation des applications

Vérification

Compilation

Analyses et Estimations

Architectures adaptées : exemple des NoC

Exploration d'architectures

Plateforme et IP

Exemple : la plateforme TI- OMAP


Conclusion

16

Evolution souhaitée des méthodes de conception

Approche de modélisation intégrée :

L'environnement permet des raffinements "sans coutures"




Vérification des erreurs inter-modèles :

- Communications inter-modèles : types prédéfinis
- Vérifications sémantiques

[www.vptinc.com]

17

Approche "Modèle"




- Optimisations locales et globales
- Exploration de l'espace de conception plus aisée
- Les communications et interfaces sont décrites de manière plus abstraite

18

Les modèles diffèrent par leur sémantique

- Calcul analogique, équations différentielles (temps continu - Matlab)**

L'évolution du modèle s'effectue dans l'ensemble des réels (ordre total)




- Temps échantillonné (équation aux différences)**

L'évolution du modèle s'effectue dans un sous-ensemble des réels (ordre total)



- Systèmes à événements discrets**

Idem



- Réseaux de Processus (Kahn), Graphes Flots de Données**


Ordre partiel sur les événements

- Processus séquentiels avec rendez-vous (CSP)**

Ordre partiel sur les événements

- Systèmes réactifs synchrones (Esterel)**

(Ordre total)



- Codesign Finite State Machine (CFSM)**

(Globalement partiel, localement total)

19

Choix du modèle de spécification en fonction du type de l'application

Classiquement les concepteurs considèrent qu'un système est dominé :

Par le contrôle

Réactions à des événements discrets :
Système cadencé par les événements

⇒ Contrôle/Commande de processus

Systèmes à événements discrets
Systèmes réactifs synchrones
Machine d'Etats Finis
Réseaux de Petri
Processus concurrents

Par les données

Sorties fonctionnellement dépendantes des entrées :
Entrées périodiques ou pseudo-périodiques

⇒ Traitement du signal et des images

Kahn Process Networks
Dataflow Process Networks

20

Langages associés aux modèles

Systèmes réactifs synchrones	⇨ Esterel, Lustre, Signal, ECL	} Codeign Finite State Machine
Systèmes à événements discrets	⇨ VHDL, Verilog	
Machine d'Etats Finis	⇨ *Charts (StateCharts, ...)	} SDL (Standard de l'ITU)
Processus concurrents	⇨ CSP, Occam, Lotos	
Dataflow Process Networks Kahn Process Networks	⇨ Dynamic Data Flow Synchronous Data Flow	
Modèle Objet	⇨ Java, C++, OO-VHDL	


SystemC : Classes C++ pour décrire réactivité, Kahn Process Networks, CSP

21

Environnements pour applications hétérogènes

☞ Un seul modèle de calcul est insuffisant pour décrire toute l'application


Exemples d'approches globales proposées :



☞ Hormis les techniques à base de cosimulation, il existe peu de méthodes de conception unifiées qui opèrent sur une description hétérogène.

22

Vérification Formelle



Comment s'assurer que chaque niveau de description est correct ?


Approche classique : Simulation i.e. animation du modèle

Exécution sur des séquences de test




23

☞ Vérification par preuve formelle de propriétés



Difficulté pour le concepteur : déterminer les propriétés qui font du sens

☞ Vérification par équivalence de modèles



24

Compilation pour Cœurs de Processeurs

Techniques classiques de compilation : processeurs hautes performances

- Mémoire virtuelle, caches données et instructions
- Fichiers de registres homogènes
- Renommage, lancement dans le désordre ...

Cœurs de processeurs :


- Mémoire locale vs Cache et mémoire off-chip
- Mémoire parallèle on-chip et Registres spécifiques répartis (DSP)
- Temps réel et Consommation
- RTOS

👉 Les contraintes et objectifs sont différents

25

Analyses et estimations plus précises

Analyses temporelles



👉 Les échéances des tâches critiques sont elles vérifiées ?

❑ Déterminer les WCET des tâches
Worst Case Execution Time

❑ Déterminer si tâches ordonnancées



Analyse d'ordonnabilité

Problèmes : Architectures peu déterministes (Caches, branchements, ...)
Politique d'ordonnancement (Mono vs Multiprocesseur)
Gestion d'événements sporadiques

Comportement des autres tâches ? (Agenda, IHM ...)

26

Analyses Consommation

$$P_{\text{dynamique}} = P_{\text{court-circuit}} + P_{\text{commutation}}$$

Due à l'activité du circuit
Prépondérante en fonctionnement

$$P_{\text{dynamique}} = P_{\text{court-circuit}} + P_{\text{commutation}}$$

90% de la consommation globale

$$P_{\text{commutation}} = V_{\text{dd}}^2 F \sum \alpha_i C_i$$

α_i : activité moyenne de chaque élément logique

C_i : capacité chargée et déchargée à chaque variation d'état de l'élément logique

F : fréquence de fonctionnement

27

Optimisation de la Consommation


Pour Réduire $V_{\text{dd}}^2 F \sum \alpha_i C_i$

Technologie, Choix des composants

Limiter les changements d'états inutiles


(Clock Gating, encodage d'adresses, mise en veille)

Changements de modes de l'Intel StrongARM



28

Parallélisme (ou pipeline) réduit l'énergie




Pour Réduire $V_{dd}^2 F \sum \alpha_i C_i$

Réduire V_{dd} implique de réduire F donc la performance : Voltage Scaling

En effet, temps de réponse d'une porte :

$$T_d = \frac{C_L V_{dd}}{I} \quad I = \frac{(V_{dd} - V_t)^2}{k} \quad V_t : \text{tension de seuil}$$


Exemple avec $V_t = 0,7V$ et V_{dd} passe de $5V$ à $1,5V$: Temps de réponse x 8



👉 Gestion Dynamique de la fréquence et de la tension (DVS)

Gestion par OS de la vitesse et de la tension d'alimentation du processeur


Vitesse et tension d'alimentation processeur : Intel Xscale 4 V_{dd} et 11 clocks



Temps d'exécution plus longs : échéances toujours respectées ?

Architectures Adaptées : Exemple des NoC (Network On Chip)

Architecture à base de bus : Temps de communication dépendent de la conception




Communications via Agents avec protocole OCP (Open Core Protocol)

Réseau : Bus pipeliné avec gestion TDMA, latence fixe
Bande passante configurable à allocation statique
Reconfiguration dynamique possible

Outils logiciels de configuration et de synthèse du réseau (et agents)


Méthodes d'Exploration Multi-Critères

Illustration des difficultés




Renforcer la réutilisation : IP et Plateformes

Déduire l'effort de conception : privilégier réutilisation et flexibilité




"Solution industrielle"

Plateforme : Factoriser les efforts



Utilisation de la Technologie Reconfigurable



Compromis Performances/Consommation/Surface/Flexibilité

Outils pour le Reconfigurable ?

Plan de l'Exposé

Introduction : Contexte et Besoins

Evolution des Méthodes de conception

Modélisation des applications

Vérification

Compilation

Analyses et Estimations

Architectures adaptées : exemple des NoC

Exploration d'architectures

Plateforme et IP




Exemple : la plateforme TI- OMAP

Conclusion


37

Exemple de Plateforme : OMAP de Texas Instruments



38

TI-OMAP1510



39

DSP vs RISC


Exemples de comparaison RISC/DSP (Texas Instruments)

Applications	ARM9E	StrongARM 1100	TMS320C5510
Annulation Echos (16bits)	24	39	4
Annulation Echos (32 bits)	37	41	15
décodage MPEG4/H263 QCIF 15 fps	33	34	17
codage MPEG4/H263 QCIF 15 fps	179	153	41
décodage JPEG QCIF	2.1	2.06	1.2
décodage MP3	19	20	17

Millions cycles/S

40

Caractéristiques de l'OMAP1510



Architecture Logicielle de l'OMAP : compatibilité entre les circuits






Schéma d'exécution parallèle



Architecture de l'OMAP710



Un ARM7TDMI est couplé au DSP : Applications 2G et 2.5G avec PDA

Conclusion

Plateforme : approche pragmatique des industriels

- *But : contourner les faiblesses des méthodes de conception*
- *"Standardisation" des composants architecturaux (Hw & protocoles)
Limiter la conception manuelle de fonctions spécifiques*

Les contraintes militent pour conserver des éléments spécifiques

- *Nouveaux standards, Compromis performances/coûts
Temps - Consommation - Surface - Vérification - Test - Fabrication ...*

La conception de SoC est un vaste problème d'optimisation multi-critères

- *Des solutions partielles peuvent exister (un MoC) - Reste insuffisant*
- *Modélisation, WCET, Compilation, Exploration, Architecture, Debugging, ...*

Que de travaux de recherche en perspective !!!

45