

## Liste des posters présentés à ARCHI 09

### Mardi

1. Utilisation d'un langage à haut niveau d'abstraction : le CAL pour la génération de code hardware et software à destination de cibles reconfigurables, application à un codec h264 SVC  
*(Génération de code hardware et software, approche flot de donnée, algorithme et architecture, systèmes embarqués, solution hardware / software ou codesign, déploiement d'IPs sur cibles reconfigurables, processeur et multiprocesseurs)*  
par **Nicolas Siret**
2. FloPoCo, un générateur de coeurs arithmétiques pour FPGA  
*(FPGA, calcul au plus juste, générateur d'opérateurs, gestion de pipeline)*  
par **Bogdan Pasca, Florent De Dinechin**
3. Subword parallelism (SWP) for multimedia operator design  
*(Multimedia processing, data level parallelism, reconfigurable systems, embedded systems)*  
par **Shafqat Khan, Emmanuel Casseau, Daniel Menard**

### Mercredi

1. Improving cycle-level modular simulation by vectorization  
*(Modular simulation, Cycle level modelling, Simulator vectorization)*  
by **David Parello, Mourad Bouache, Bernard Goossens**
2. How to Make Correct Transaction-level Models  
*(System-on-Chip, SystemC, Transaction-Level Modeling, Simulation, Test)*  
by **Giovanni Funchal, Laurent-Maillet Contoz, Florence Maraninchi and Matthieu Moy**
3. Architecture flexible pour la stéréovision embarquée  
*(Architecture embarquée, reconfigurable, stéréovision, ADAS)*  
par **M. Darouich, S. Guyetant, D. Lavenier**

### Jeudi

1. Simulation fonctionnelle de processeur graphique  
*(GPU, simulation, SIMD, CUDA)*  
par **Sylvain Collange**
2. Audio ASIP Design for Benchmarking Reconfigurable Processors  
*(ASIP, Audio, Reconfigurable, Silicon Efficiency, Parallelism, Architecture Description Language)*  
by **Selim Zoghiami, Raphaël David, Stéphane Guyetant and Daniel Etiemble**
3. Mosaïc : plate-forme de modélisation et de conception d'architectures reconfigurables dynamiquement  
*(Conception de systèmes intégrés numériques, architectures reconfigurables, FPGA, ASIC, VHDL, langages de description)*  
par **Lallet, Pillement, Sentieys**