






Architectures parallèles et temps d'exécution pire cas

Christine Rochange

Ecole thématique ARCHI'11 – 17 juin 2011

Temps-réel strict

2



3


Temps d'exécution pire cas

WCET = Worst-Case Execution Time


Le WCET : qu'est-ce que c'est ?

4

probabilité



WCET = Worst-Case Execution Time



Le WCET : à quoi ça sert ?

5



- A répondre aux questions suivantes :
 - **Est-ce qu'une tâche isolée peut respecter une contrainte de temps ?**
 - est-ce que le matériel fournit une puissance de calcul suffisante ?
 - est-ce que le matériel est sur-dimensionné ?

 - **Est-ce qu'on peut générer un ordonnancement d'un ensemble de tâches qui respecte leurs contraintes ?**
 - préemptif ou non préemptif
 - en ligne ou hors ligne


Test d'ordonnançabilité

6



Université de Toulouse

	C_i =WCET	$P_i=D_i$
τ_1	2	5
τ_2	2	10
τ_3	3	20



Test d'ordonnançabilité pour l'algorithme EDF non préemptif :

- $\sum_{i=1}^n \frac{C_i}{P_i} \leq 1$
- $C_i + \sum_{j=1}^{i-1} \left\lfloor \frac{L-1}{P_j} \right\rfloor \times C_j \leq L$ avec $1 < i \leq n$ et $P_1 < L < P_i$

$$\frac{2}{5} + \frac{3}{20} + \frac{1}{10} = 0,65 \leq 1$$

τ_1 ordonnançable, τ_2 ?

$$L = 6: 2 + \left\lfloor \frac{6-1}{5} \right\rfloor \times 2 = 4 \leq 6$$

$$L = 9: 2 + \left\lfloor \frac{9-1}{5} \right\rfloor \times 2 = 4 \leq 9$$

τ_2 ordonnançable, τ_3 ?

$$L = 6: 3 + \left\lfloor \frac{6-1}{5} \right\rfloor \times 2 + \left\lfloor \frac{6-1}{10} \right\rfloor \times 2 = 5 \leq 6$$

$$L = 19: 3 + \left\lfloor \frac{19-1}{5} \right\rfloor \times 2 + \left\lfloor \frac{19-1}{10} \right\rfloor \times 2 = 11 \leq 19$$


Calcul de WCET : que doit-on déterminer ?

7

- **Quels sont les chemins possibles ?**
 - ▣ bornes de boucles
 - ▣ informations sur les conditionnelles
 - ▣ ...

- **Quels sont les temps d'exécution des chemins possibles ?**
 - ▣ liés à l'architecture cible

- **Quel est le chemin le plus long et quel est son temps d'exécution ?**




Deux approches

8




Université
de Toulouse



Mesures :



- matériel réel
- simulateur

Analyse statique



Identifier tous les chemins possibles



9



- **Jeux d'entrées**
 - exhaustifs
 - couvrant tous les chemins (PathCrawler - CEA)
- **Exécution symbolique [LuSt99]**
 - propagation des valeurs inconnues des entrées
 - exploration des chemins possibles
- **Chemins observés**
 - pour raffiner les résultats de l'analyse statique
- **Analyse de flot**
 - extraction du CFG
 - calcul d'informations de flot
 - à partir du source ou du binaire
 - bornes de boucles
 - switches
 - chemins infaisables
 - nombreuses références

Obtenir les temps d'exécution

10



□ Matériel réel ou simulateur ?

□ matériel :

- mise en œuvre ? observabilité ?
- disponibilité ?

□ simulateur :

- fiabilité ?

□ Quels chemins ?

- « marges de sécurité » ???
- calcul hybride ?
- chemin unique ? [Pusco3]

□ Modèle de l'architecture

□ fiabilité ? (cf. docs)

- traduction de modèle VHDL

□ prise en compte des états possibles du matériel

- pipeline
- caches
- prédicteur de branchement


Calcul de WCET : méthode IPET

code source

```

even = 0;
odd = 0;
for (i=0 ; i<N ; i++) {
  if (i%2 == 0)
    even++;
  else
    odd++;
}
    
```

N = donnée en entrée



analyse de flot

analyse bas niveau

programme linéaire

$\max T = xA.cA + xB.cb + xC.cC + xD.cd + xE.ce$	
$xA = 1$ $xB = xAB + xEB$ $xC = xBC$ $xD = xBD$ $xE = xCE + xDE$	$xA = xAB$ $xB = xBC + xBD$ $xC = xCE$ $xD = xDE$ $xE = 1 + xEB$
$cA = \dots; cB = \dots; cC = \dots; cD = \dots; cE = \dots;$	
$xEB \leq 255; \quad xBC \leq 0.5 xB;$	


solveur ILP

solution

$T_{\max} = \dots$ (WCET)		
with:		
$xA = \dots$	$xB = \dots$	$xC = \dots$
$xD = \dots$	$xE = \dots$	


Coût d'exécution d'un bloc de base

12



Analyse du pipeline

13



[Sarrebrücken, AbsInt]



[Singapour]

[Toulouse]

Graphes d'exécution paramétrés

14

$i_0: r0 \leftarrow \text{MEM}[@x]$
 $i_1: r1 \leftarrow r0 + 8$
 $i_2: r2 \leftarrow \text{MEM}[@y]$
 $i_3: r3 \leftarrow r10 + 12$
 $i_4: r4 \leftarrow r2 + r3$



x = délai par rapport à l'entrée dans le pipeline



x = délai par rapport à la disponibilité d'un premier slot de l'étage CM

$$WCC = \max(1, 2, \dots)$$

Analyse d'un cache (1)

15

□ Exemple




Analyse d'un cache (2)

16

□ Première passe

	entrée				sortie			
	C_0	C_1	C_2	C_3	C_0	C_1	C_2	C_3
A	\emptyset	\emptyset	\emptyset	\emptyset	L_0	\emptyset	\emptyset	\emptyset
B	L_0	\emptyset	\emptyset	\emptyset	L_0	L_1	\emptyset	\emptyset
C	L_0	L_1	\emptyset	\emptyset	L_0	L_1	L_2	\emptyset
D	L_0	L_1	L_2	\emptyset	L_0	L_1	L_2	\emptyset
E	L_0	L_1	L_2	\emptyset	L_0	L_1	L_2	L_3
F	L_0	L_1	L_2	\emptyset/L_3	L_4	L_1	L_2	L_3
G	$L_{0/4}$	L_1	\emptyset/L_2	\emptyset/L_3	L_4	L_5	\emptyset/L_2	\emptyset/L_3




Analyse d'un cache (3)

17

□ Seconde passe

	entrée				sortie			
	C_0	C_1	C_2	C_3	C_0	C_1	C_2	C_3
A	\emptyset	\emptyset	\emptyset	\emptyset	L_0	\emptyset	\emptyset	\emptyset
B	L_0	\emptyset	\emptyset	\emptyset	L_0	L_1	\emptyset	\emptyset
C	$L_{0/4}$	L_1	\emptyset/L_2	\emptyset/L_3	$L_{0/4}$	L_1	L_2	\emptyset/L_3
D	$L_{0/4}$	L_1	L_2	\emptyset/L_3	$L_{0/4}$	L_1	L_2	\emptyset/L_3
E	$L_{0/4}$	L_1	L_2	\emptyset/L_3	$L_{0/4}$	L_1	L_2	L_3
F	$L_{0/4}$	L_1	L_2	\emptyset/L_3	L_4	L_1	L_2	L_3
G	$L_{0/4}$	L_1	\emptyset/L_2	\emptyset/L_3	L_4	L_5	\emptyset/L_2	\emptyset/L_3




Analyse d'un cache (4)

18

□ Catégorisation des instructions

	entrée				sortie			
	C_0	C_1	C_2	C_3	C_0	C_1	C_2	C_3
A	\emptyset	\emptyset	\emptyset	\emptyset	L_0	\emptyset	\emptyset	\emptyset
B	L_0	\emptyset	\emptyset	\emptyset	L_0	L_1	\emptyset	\emptyset
C	$L_{0/4}$	L_1	\emptyset/L_2	\emptyset/L_3	$L_{0/4}$	L_1	L_2	\emptyset/L_3
D	$L_{0/4}$	L_1	L_2	\emptyset/L_3	$L_{0/4}$	L_1	L_2	\emptyset/L_3
E	$L_{0/4}$	L_1	L_2	\emptyset/L_3	$L_{0/4}$	L_1	L_2	L_3
F	$L_{0/4}$	L_1	L_2	\emptyset/L_3	L_4	L_1	L_2	L_3
G	$L_{0/4}$	L_1	\emptyset/L_2	\emptyset/L_3	L_4	L_5	\emptyset/L_2	\emptyset/L_3




Analyse d'un cache (5)

19

□ Intégration dans le programme linéaire (IPET)



$$\begin{aligned} \max T = & x_A \cdot C_A + x_B \cdot C_B + x_C \cdot C_C + x_D \cdot C_D + x_E \cdot C_E \\ & + x_F \cdot C_F + x_G \cdot C_G \\ & + (x_A + x_B + 1 + 1 + 1 + 1 + x_G) \cdot P \end{aligned}$$

P = pénalité de défaut



Calcul de WCET : outils

20



www.rapitasystems.com



Bound-T

www.bound-t.com



aiT

www.absint.com

SWEET

www.mrtc.mdh.se/projects/wcet/sweet.html

TU-Bound

costa.tuwien.ac.at



www.otawa.fr



OTAWA - main/binary_search - Eclipse Platform


File Edit Navigate Search Project Run Window Help

OTAWA Resource

Workspaces Platform (New)

Workspace Load - 1

- computation of main
 - main
- ex1 - Debug/ex1
 - /home/casse/otawa/runtime-EclipseApplication(
 - .text
 - cfg
 - _eabi
 - _start
 - binary_search
 - main



```

}
int binary_search(int x)
{
    int fvalue, mid, up, low ;

    low = 0;
    up = 14;
    fvalue = -1 /* all data are positive */ ;
    while (low <= up) {
        mid = (low + up) >> 1;
        if ( data[mid].key == x ) { /* found */
            up = low - 1;
            fvalue = data[mid].value;
        }
    }
#ifdef DEBUG
  
```

```

}
01800100 stw r0,8(r31)
01800104 addi r0,r0,14
01800108 stw r0,12(r31)
0180010c addi r0,r0,-1
01800110 stw r0,20(r31)
01800114 b 46
01800118 lwz r9,8(r31)
0180011c lwz r0,12(r31)
01800120 add r0,r9,r0
01800124 srawi r0,r0,1
01800128 stw r0,16(r31)
0180012c lwz r0,16(r31)
  
```

Task


Name	value
binary_search	
main	
WCET	1870
Configuration	Trivial WCET computation
function call virtualizat	true
number of stages	5
Loops	
main+0x120	
max	10
Unresolved controls	

Properties

Name	Type	Value
time	int64	75
execution count	int32	10
otawa::INDEX	int32	8
variable	notype	ilp::Var(_0a92e278)
otawa::REVERSE_DOM	notype	0a642270
Total Time		750
Percent		40.106951871657756%
Overall Total Time		750
Overall Percent		40.106951871657756%

Architectures parallèles et temps d'exécution pire cas

Problèmes posés par le partage de ressources



bloc de base de la tâche τ


états abstraits du pipeline et du cache

état du cache?

```
cmp r0,#8
beq L14
```


```
ldr r2,[r8,r9]
add r2,r2,#16
ldr r3,[r8,r10]
mul r3,r2,r3
str r3,[r8,r10]
```

latence?
latence?
latence?



Problèmes posés par le partage de ressources (suite)

24



Approches pour analyser et rendre analysable le WCET

25

partage contrôlé ?

non

oui

oui

analyse
conjointe

partage
planifié

**toutes les
tâches sont
connues ?**



non

isolation
des
tâches


Analyse conjointe

26

Cache L2 partagé



n'importe quel accès à l'ensemble S par une tâche de T est susceptible de corrompre S dans n'importe quel état abstrait du cache calculé pour τ





Analyse conjointe

27

□ Processeur multithread

thread 1

thread 2





- changement de contexte sur opération à latence longue
- éclater les nœuds du CFG nodes ➤ nœuds **yield**
- arcs additionnels pour le transfert de contrôle
- **complexité !**

Partage planifié


28

□ Arbitre de bus de type TDMA



bloc de base de la tâche τ

Ordonnancement du bus



états abstraits du pipeline et du cache

```
cmp r0,#8  
beq L14
```


```
ldr r2,[r8,r9]  
add r2,r2,#16  
ldr r3,[r8,r10]  
mul r3,r2,r3  
str r3,[r8,r10]
```

Isolation des tâches (1)


29

□ Partitionnement de bande passante


priorité au thread critique



Mische *et al.*, ARCS2010



arbitre de bus round-robin



temps pour accéder au bus :




requête par τ

Paolieri *et al.*, ISCA2009


Isolation des tâches (2)

30

□ Partitionnement de bande passante



architecture PRET




latence de 2 cycles



roue mémoire

Lickly et al., CASES2008




bande passante totale	1 thread critique	2 threads critiques	4 threads critiques
8 inst/cycle	8 inst/cycle	4 inst/cycle	2 inst/cycle
2 inst/cycle	2 inst/cycle	1 inst/cycle	1 inst. tous les 2 cycles

Barre et al., SAMOS2008


Isolation des tâches (3)

31

- Partitionnement et verrouillage des mémoires




Paolieri et al., ISCA2009



En résumé ...

32



toutes les tâches doivent être connues




- applicable ?
- complexe
- et si une des tâches change ?
- impact de l'ordonnancement ?



matériel spécifique

- analyse de WCET comme sur un mono-coeur
- performance (pire cas) réduite

Le projet MERASA



33

□ Objectifs :

- développer un **processeur multicoeur** (de 2 à 16 coeurs) et le **support logiciel** pour des charges de travail de criticalité mixte
- développer des **outils de calcul de WCET**
 - analyse statique : OTAWA
 - fondé sur des mesures : RapiTime
- les évaluer sur des **études de cas** soumises par les partenaires industriels

□ Partenaires :



- **Participants:** Univ. Augsburg, Barcelona Supercomputing Center, Univ. Toulouse, Rapita Systems Ltd., Honeywell
- **Industrial Advisory Board:** Airbus, BAUER Maschinen GmbH, European Space Agency, Infineon , NXP

L'architecture MERASA

34



Université
de Toulouse



□ Isolation des threads critiques

- ordonnancement dans le pipeline
- bus prévisible
- cache L2 partitionné
- contrôleur mémoire prévisible

□ Support logiciel


- gestion prévisible de la mémoire
- synchronisations type POSIX prévisibles
- ordonnancement des threads à deux niveaux

WCET de programmes parallèles

Solveur 3D multigrille

36

- **Elément d'une application d'évitement de collision pour des drones (Honeywell)**
 - planification de chemin selon l'équation de Laplace
 - solution numérique :
 - discrétisation du domaine → voxels
 - potentiel de chaque point = moyenne de ses voisins
 - plusieurs itérations
 - approche multigrille :
 - plusieurs phases qui font varier la taille de la grille
- **Version considérée dans cette étude :**
 - trois phases -- chaque phase = **interpolation** + **itération**




```
for (x=0; x<NX; x++)  
  for (y=0; y<NY; y++)  
    for (z=0; z<NZ; z++)  
      v[x][y][z] = compInterpolate(old_v);
```

```
for (i=0; i<NUM_ITE; i++)  
  for (x=0; x<NX; x++)  
    for (y=0; y<NY; y++)  
      for (z=0; z<NZ; z++)  
        v[x][y][z] = compIterate(v);
```

Version parallèle du solveur 3D

37

□ Partitionnement



□ Orchestration

main thread

```
readImage();  
initiate P1S1(interpolation)
```

```
wait for child threads  
initiate P1S2(iteration)
```

```
wait for child threads  
... // same for P2 and P3
```

child thread #1

```
wait for main thread  
process P1S1(interpolation)
```

```
wait for main thread  
process P1S2(iteration)
```


```
... // same for P2 and P3
```

child thread #2

```
wait for main thread  
process P1S1(interpolation)
```

```
wait for main thread  
process P1S2(iteration)
```

```
... // same for P2 and P3
```




Décomposition du WCET

38

□ Premier niveau



□ Second niveau



N itérations:


$2 \cdot W_n \times N$	(2 threads)
$3 \cdot W_n + 2 \cdot W_n \times (N-1)$	(4 threads)
$4 \cdot W_n + 2 \cdot W_n \times (N-1)$	(8 threads)

Analyse des synchronisations

39

□ Exemple: mutex lock


```
int mutex_lock(mutex_t mutex) {  
(1)   sl_lock(&mutex->guard);  
   ...  
   while (trylock(&mutex->thelock) {  
       ... // insert thread into queue  
(2)   sl_unlock_and_set_suspended(&mutex->guard);  
(3)   spinlock_lock(&mutex->guard); // on wakeup  
   }  
   ...  
(4)   sl_unlock(&mutex->guard);  
}
```



Analyse des synchronisations (suite)

40

Terme	dépend de ...		
	# threads	application	
T_e	Temps d'exécution quand la variable est libre	non	non
T_{w1}	Surcoût quand le thread doit attendre la variable	non	non
T_{w2}	Temps d'attente lié aux variables du niveau système	oui	non
T_{w3}	Temps d'attente lié aux variables du niveau application	oui	oui




Bilan et pistes ...

41

- **L'analyse du WCET d'applications parallèles nécessite :**
 - de comprendre la structure de l'application
 - analyse des dépendances
 - d'analyser les synchronisations
 - où sont-elles ?
 - combien de threads concurrents ?
 - sections critiques ?

- **Pour une analyse automatique :**
 - extraire les informations requises (structure + synchronisations)
 - analyse du code source/objet
 - annotations de l'utilisateur
 - piloter le calcul du WCET

- **Recommandations pour la parallélisation**
 - règles, patrons, ...



42

En résumé ...

Calcul de WCET et prévisibilité

43

- **Techniques de calcul de WCET**
 - analyse statique (applications critiques)
 - complexe, coûteux
 - attention au choix du processeur cible !

- **Limiter les interactions entre tâches et activités !**
 - cible **monocœur** :
 - entrées/sorties ?
 - interruptions ?
 - préemption ?
 - cible **multicœur** et/ou **multiflot** :
 - partage de ressources ?
 - communications et synchronisations ?

Pour en savoir plus ...

44



- **Conférences et workshops**
 - Workshop on WCET analysis (adossé à la conférence ECRTS)
 - Workshop PPES = Bringing Theory to Practice: Predictability and Performance in Embedded Systems
 - Sessions “Timing Analysis” : ECRTS, RTSS, RTAS, RTCSA, ...
- **Revue**
 - Journal on Real-Time Systems (Springer)
- **WCET Tool Challenge**
 - www.mrtc.mdh.se/projects/WCC
- **Action ACTRISS du GdR ASR**
 - site web à venir
 - réunions thématiques