ARCHI : Ecole thématique portant sur l'architecture des systèmes matériels et logiciels embarqués, et les méthodes de conception associées

2025 - Sète > Cours

Programme

ML Accelerators

Analog ML Accelerators (Damien Querlioz, CNRS C2N) - Slides
Digital ML Accelerators (Olivier Sentieys, Inria IRISA) - Slides

Tools

The LLVM Compiler (Béatrice Creusillet, Quarkslab) - Slides
The gem5 Arch. Simulator (Arthur Perais, CNRS TIMA) - Slides

Information Security

Microarchitectural Side Channels (Clémentine Maurice, CNRS/Inria Cristal) - Slides
DNN Side Channels (Maria Mendez, UBS Lab-STICC) - Slides
Physical Side Channels (Florent Bruguier, UM LIRMM) - Slides

RISC-V (Industry)

RISC-V VLIW Architectures (Benoit Dupont de Dinechin, Kalray) - Slides
RISC-V Confidential Computing (Samuel Ortiz, Rivos) - Slides

Sustainability

Sustainable Computing (Michel Robert, CINES) - Slides

Online user: 2

RSS Feed | Privacy | Accessibility

Loading...